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ABSTRACT 
 
This thesis presents the design of a three-phase AC-DC buck-type converter with 
bidirectional capability using simplified voltage-based sinusoidal pulse-width-
modulation (SPWM) switching technique. With its four diodes connected to the switch 
enable bidirectional power flow in each switch. The proposed topology is an extension 
of the conventional 6-switch three-phase AC-DC buck-type converter whereas the 
proposed switching technique is a simplification of conventional modified SPWM 
technique. It uses one reference signals (0-60° sine wave) and one type carrier signal, 
instead of two reference signals and two types of carrier signals to generate PWM 
signals. The proposed circuit configuration produces sinusoidal AC current with low 
THD at near unity power factor using simplified voltage-based SPWM. Voltage 
feedback control allows high dynamic performance of the DC output voltage in the 
step-changing of reference and disturbance. Two digital feedback voltage controls, 
Integral-Derivative (I-D) and modulation-index-curve prediction techniques, are 
suggested to equalize the output voltage to the reference voltage with high dynamic 
performance and simpler implementation. The algorithm of the modulation-index-curve 
prediction technique is obtained through I-D control model by determining closed-loop 
dominant poles. By assuming zero system loss, a small steady-state error is still present 
(absent in the I-D controller). Modulation-index-curve-prediction technique is still 
advantageous because it reduces dependence on feedback-sensor reading and simplifies 
the I-D algorithms. The converter’s validity, PWM switching strategy, and feedback 
control strategy have been verified by simulation using MATLAB/Simulink. The 
hardware prototype has been  implemented in a TMS320F28335 Digital Signal 
Processor (DSP) and the results are validated.  
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ABSTRAK 
 
Tesis ini menerangkan reka bentuk penukar rendah tiga fasa AU-AT dwiarah 
menggunakan teknik pensuisan ubahsuai pemodulatan lebar denyut sinusoidal (PLDS) 
berasaskan voltan. Dengan empat diodnya yang disambungkan pada suis membolehkan 
pengaliran kuasa dwihala dalam setiap suis. Topologi penukar yang diusulkan ini 
merupakan unjuran daripada penukar AC-DC tiga fasa enam suis di mana teknik 
pensuisannya dipermudahkan daripada teknik konvensional PLDS terubahsuai. Teknik 
yang dimaksudkan menjana isyarat PWM dengan menggunakan satu isyarat rujukan 
(gelombang sin 0-60°) dan satu jenis isyarat pembawa sebagai ganti dua isyarat rujukan 
dan dua jenis isyarat pembawa berbanding strategi sebelumnya yang menggunakan dua 
isyarat rujukan dan dua jenis isyarat pembawa bagi menghasilkan isyarat PLD. 
Konfigurasi litar yang dicadangkan menghasilkan arus sinusoidal AU dengan THD 
yang rendah pada faktor kuasa uniti menggunakan ubahsuai PLDS berasaskan voltan. 
Pengawalan suap balik voltan meninggikan prestasi dinamik voltan keluaran DC 
meskipun terdapat pertukaran langkah isyarat rujukan dan isyarat gangguan. Dua 
pengawal digital suapbalik, pengawal Kamiran-Derivatif (K-D) dan teknik ramalan 
lengkung indeks modulasi, dicadangkan bagi menyetarakan voltan keluaran dengan 
voltan rujukan dengan prestasi dinamik yang tinggi dan juga menggunakan 
implementasi yang lebih mudah. Algoritma ramalan lengkung indeks modulasi 
diperolehi melalui model pengawal K-D menggunakan kedudukan kutub-kutub 
dominan gelung tutup. Dengan anggapan tiada kehilangan dalam sistem, ia 
menyebabkan sedikit ralat keadaan mantap wujud (tiada dalam pengawal K-D). Teknik 
ramalan lengkung modulasi indeks mempunyai kelebihan kerana ia mengurangkan 
kebergantungan pada pengesan voltan suapbalik dan meringkaskan algoritma pengawal 
K-D. Keberkesanan penukar, teknik pensuisan PLD dan strategi kawalan suapbalik 
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disahkah melalui simulasi menggunakan MATLAB/SIMULINK. Perkakasan prototaip 
telah direalisasi dalam Pemproses Isyarat Digital (PID) TMS320F28335 dan 
keputusannya disahkan. 
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